在日前美国首府华盛顿举行的2003年IEEE国际电子设备会议（IEDM）上，AMD公布了新一代的45纳米芯片研发计划。

    AMD表示，公司将成为半导体业界的45纳米晶体管技术开发先驱。凭借强大的芯片研发实力，AMD有望攻克45纳米晶体管开发上的许多技术难关。

    半导体业界普遍认为，晶体管门电路（晶体管的最基本组成部分）的尺寸必须小于20纳米，45纳米晶体管元件才能有效地工作，而时下AMD最高性能芯片的晶体管门电路尺寸为50纳米。

    据悉，AMD的新型晶体管设计将采用3个门电路，而传统晶体管只有一个门电路，如果再配合其他新开发的技术，AMD将有望将门电路尺寸缩小到20纳米。尺寸缩减后的门电路将提高电子流动速度，并减少漏电。此外，AMD新一代晶体管将不再依靠高介电绝缘材料，其对晶体管的某些性能会产生负面影响。

    以下是AMD多重门电路设计所采用的新技术简要：

    ·Fully depleted SOI （全空乏绝缘硅）：新一代绝缘硅技术，可有效提升芯片性能并降低电耗。
    ·Metal gates（金属介质门电路）： 镍硅化合物将取代多晶硅成为打造门电路的材料，其将提高电子流动速度，并减少漏电。
    ·Locally strained channel （局部拉伸型通道）： 革命性的高效半导体材料使用方法，其可拉伸晶体管通道内的电子，以提升电子流动速度。

    此次，AMD还在IEDM大会上介绍了低介电绝缘材料，新材料可有效提升晶体管电路的性能。低介电绝缘材料被用于隔离晶体管内传输电子信号的铜介质连线，其电耗比高介电绝缘材料低很多。AMD是目前业界率先采用低介电绝缘材料的芯片厂商，其位于德国德累斯顿的30号芯片厂将承担低介电绝缘材料的量产任务。